TSMC делегировала части процесса упаковки микросхем по технологии CoWoS (Chip-on-Wafer-on-Substrate, «чип на пластине на подложке») таким компаниям, как ASE Group и Amkor Technology, сообщает Digitimes. В первую очередь речь идёт о мелкосерийных специализированных микросхемах. При этом TSMC будет отвечать за размещение чипа на пластине, в то время как её партнёры будут отвечать за дальнейшее размещение всего этого на подложке.

Учитывая отсутствие автоматизации, связанной с процессом упаковки «кристалла на пластине» на подложку, для него требуется больше рабочей силы, что и вынудило TSMC поручить данную работу партнёрам, имеющим соответствующий опыт. Кроме того, упаковка на подложке представляет собой наименее прибыльный этап передового процесса упаковки микросхем TSMC. Ожидается, что аналогичная модель аутсорсинга будет применена к технологиям 3D-упаковки TSMC в будущем.

Представленная в 2012 году технология упаковки чипов CoWoS от TSMC сталкивается с трудностями при широком внедрении из-за её высокой стоимости. Очевидно, решение о передаче на аутсорсинг части процесса упаковки должно оптимизировать усилия, направленные на более широкое внедрение технологии.

Источник: 3dnews.ru